| |
| |
酷炫动力 超凡效能
|
| |
|
 |
技嘉超耐久第五代主板采用超能高效供电芯片，该芯片支持业内最高的60A电流通过，且损耗更低，效率更高并拥有优秀的散热能力。
|
|
 |
芯片所有电路设计布局及封装采用优于焊线的铜制接口，有效降低焊线高电阻产生的损耗，也能降低感应器产生的响声和高交流电损耗。
|
晶体管电流接脚采用低损耗铜，能够有效减少功率损坏并快速散热。 |
由International Rectifier特制的晶体管驱动芯片。 |
高边晶体管(主控场效应晶体管)栅极电荷低。
低边晶体管(同步场效应晶体管)采用集成效率更高的肖特基二极管。
|
电流从很短的驱动器底部电路，通过主控场效应晶体管(负载循环开启)或同步场效应晶体管(负载循环关闭)再通过铜质夹层。这就是驱动器能够控制60A并保持耐久使用的原因。 |
定制的铜引线框架引导热量通过硅片散热。 |
|
|
传统中央处理器供电模块设计 |
PWM 控制器 |
晶体管驱动器
|
高低边晶体管
|
电感
|
电容 |
中央处理器
|
|
| |
中央处理器供电模块相关问答
|
| |
什么是中央处理器供电模块？
中央处理器供电模块包含主板上各种为中央处理器提供电力支持的组件，有：PWM控制器、晶体管驱动器、高底边晶体管、电感、电容及其它相关电路。
什么是晶体管？
晶体管是中央处理器供电模块中最主要的组件，它作为切换器掌管中央处理器所需电流的进出。切换动作的控制由晶体管驱动器及PWM控制器进行。晶体管也是供电模块中最昂贵的组件。
什么是超能高效供电芯片？
超能高效供电芯片是一种单芯片内部集成晶体管驱动器，一个高边晶体管和两个（有时是一个）低边晶体管。超能高效供电芯片使用最先进的制造工艺，也因此电源效率的表现相当杰出。
什么是传统晶体管（诸如D Pak晶体管）？
传统晶体管和目前高阶的新式晶体管设计差异很大。在传统中央处理器供电模块中。晶体管驱动器及高低边晶体管均为独立的芯片（多芯片晶体管设计）。它们相对于单芯片的超能高效供电芯片，成本不高，但阻抗高、使用效率差且电流通过性差。 |
|
|
| |
| |
|
| |
|
IR公司利用世界一流的封装技术开发的DirectFET®，提高了散热能力且超能高效供电芯片布局大大超过其他的MCM封装方式。 |
| |
单芯片封装设计*
|
vs. |
多芯片设计
|
|
|
其他晶体管布线需要将包括高边晶体管、低边晶体管、晶体管驱动芯片等多颗芯片并排配置，不但占用主板的空间更容易产生不必要的电力损耗。 |
 |
| 高边晶体管(传统晶体管设计)
|
| |
低边晶体管
(传统晶体管设计)
|
| |
驱动芯片
(晶体管驱动器)
|
|
| |
|
|
超能高效供电芯片
(如知名的 IR3550 PowIRstage-® )
|
低电阻式晶体管
(大家熟知的 WPAK, PowerPAK 晶体管...) |
| |
传统晶体管 (大家熟知的 D-Pak 晶体管...) |
| |
|
|
|
|
|
| |
| |
|
| |
| International Rectifier研发的驱动式芯片
|
超能高效供电芯片采用特制晶体管驱动芯片，对晶体管进行了完美的调校。许多驱动式晶体管制造公司采用其它公司的驱动器来整合，因此晶体管采用的驱动器并未完全优化过。通过封装驱动器和晶体管，IR公司研发的驱动器获得了极大的优化，并能够使模块获得最高的电源效率。 |
| |
|
|
 |
|
超能高效供电芯片 X射线图
|
|
IR3550 超能高效供电芯片 解封装详图
|
|
|
| |
| |
| |
|
| |
| 超酷冷, 超高效, 超效能 |
| 高效率 = 低功率损耗 =低热量产生 = 更长的使用寿命 |
| |
| |
IR生产的超能高效供电芯片与其他晶体管对比，拥有更高的电力效率、更低的运行温度，因而能够拥有更长的使用寿命，并支持更高的超频效能。
|
| |
传统晶体管
对比样本 |
低电阻式晶体管
降温幅度可高达 40°C |
IR3550 超能高效供电芯片®
最多低 60°C |
|
|
|
一般 |
好 |
更好
|
|
*测试成绩仅供参考。实际结果应根据具体系统配置而定。
*温度降低可到60℃以上，这是在实验室中对比采用4相位超能高效供电芯片搭配两倍铜内层电路板的主板，与4相位D-Pak 晶体管设计的主板，在100A负载10分钟的情况下测试得出，且未使用散热器。 |
| |
| |
| |
超能高效供电芯片提供更高的电源效率，也是业内通过最高电流的晶体管，能够提供高达60A的电流。这为中央处理器提供了稳定高效的电力供应，系统运行更稳定，超频性能更强。
|
| |
16 个传统晶体管运行中
|
4 个超能高效供电芯片运行中
|
|
|
|
|
|
| |
 |
| |
超能高效供电芯片非常高效，即使右图运行中的4个超能高效供电芯片如左图运行中的16个传统晶体管在同样的工作负载条件下，超能高效供电芯片业可比传统晶体管设计温度低30℃。 |
|
|
|
|
| |
*测试成绩仅供参考。实际结果应根据具体系统配置而定。
配置：Intel Core™ i7 -3770K CPU,默认频率(3.5GHz)，1.2V Vcore，默认BIOS设置，DDR3 1333MHz，500W 电源，CPU水冷无晶体管散热片。软件：微软Windows®7运行电力散热测试工具，运行负载100%。 |
| |
| |
| |
IR3550 超能高效供电芯片采用特制晶体管驱动芯片，对晶体管进行了完美的调整。许多驱动式晶体管制造公司采用的驱动器来自其它公司，因此晶体管采用的驱动器并未完全优化过。通过封装驱动器和晶体管，IR公司研发的驱动器获得了极大的优化，并能够使模块获得最高的使用效率。 |
更低温度 = 更高超频性能 |
晶体管超频稳定性对比
|
|
|
 |
超能高效供电芯片 |
更好 |
|
 |
低电阻式晶体管
(大家熟知的 WPAK, PowerPak 晶体管...) |
好 |
|
 |
普通晶体管
(大家熟知的 D-Pak 晶体管... ) |
一般
|
| |
|
|
|
| |
| |
|
| |
| 业界领先最高效率可达95%
|
| |
 |
| |
在普通运行状态下，超能高效供电芯片效率更高，最高效率可高达95%。
即使在更高的供应电流状态，超能高效供电芯片也可保持更低的功率损耗。而更低的功率损耗也意味着生产更少的废热。 |
| |
| |
| |
*测试成绩仅供参考。实际结果应根据具体系统配置而定。
VIN=12V, VOUT=1.2V, ƒSW = 300kHz, L=210nH (0.2mΩ), VCC=6.8V, CIN=47uF x 4, COUT =470uF x3,
400LFM气流，无散热器，25℃环境温度，八层电路板内层 of 3.7"(L)x2.6"(W) |
| |
|
|
|
| |
|
|
|
|
| |
超能高效供电芯片
(如知名的 IR3550 PowIRstage®) |
成本费用最高
|
|
最高的效率、
最低的运行温度 |
| |
低电阻式晶体管
(大家熟知的 WPAK, PowerPAK,
晶体管...) |
较高成本 |
|
效率较好、
运行温度较低 |
| |
普通晶体管
(大家熟知的 D-Pak 晶体管...) |
较低成本
|
|
效率低、
运行温度高 |
|
|
| |
|
| |
|
| |
